Dフリップフロップ

概要

本頁では、Dフリップフロップ（DFF）について解説します。

DFFは、Dラッチの入力が出力に筒抜けになっている特性を改善し、クロック信号の立上りの瞬間しか出力が変化しないようにしたものです。

Dラッチ回路は、クロック信号が１（Hiレベル）の時、入力信号の０・１が変化すると、その出力も変化します。そのため、予期せぬタイミングで入力が変化すると、出力も一緒に変わってしまうので制御を難しくさせる原因となります。
そのため、クロック信号の立上り・立下りの瞬間しか出力が変化しないようにすることで、入力の予期せぬ変動の影響を受けずに、出力を確実なタイミングで変化させることができるようになります。

DFFは、シフトレジスタや、シリアル－パラレル変換、カウンター回路等、様々な所で応用されます。

回路構造

DFFは、２つのDラッチから作られます。

クロック信号(CLK)を１つはそのまま入力し、もう１つには反転入力します。
１つ目のDラッチの出力を、２つ目のDラッチに入力することで、DFFが完成します。

DFFの出力変化のタイミングは、クロックの入力の仕方によって、次の２つの型に分かれます。
・ポジティブエッジトリガ型：CLKが立上る瞬間に出力Qが変化する
・ネガティブエッジトリガ型：CLKが立下る瞬間に出力Qが変化する

ポジティブエッジトリガ型

回路図

真理値表

$D$	$CLK$	$Q$	$\overline{Q}$
0	⇧	0	1
1	⇧	1	0

ネガティブエッジトリガ型

回路図

真理値表

$D$	$CLK$	$Q$	$\overline{Q}$
0	⇩	0	1
1	⇩	1	0

動作解析（ネガティブエッジトリガ）

ネガティブエッジトリガ型のDFFの動作について解析します。

凡例

解析用の回路図は、青線を0、赤線を1とします。

---

タイミングチャート
動作解析のためのサンプルのタイミングチャートを次の通りとします。
①～⑤のタイミングにおいて、回路の各部の状態を動作解析していきます。

---

①入力（$D=1$）、クロック（$CLK=1$）の時

CLK=1であることから、
・Dラッチ１は、入力$D=1$が出力qに出力されます。
・Dラッチ２は保持中のため、出力は変化しません。

　

---

②入力（$D=1$）、クロック（$CLK=⇩$）の時

CLKが立下がり、CLK=0になるので、
・Dラッチ１は保持中のため、出力は変化しません。
・Dラッチ２は入力$q=1$が出力Qに出力されます。

　

---

③クロック（$CLK=0$）中に、入力（$D=⇩$）となった時

CLK=0なので、
・Dラッチ１は保持中のため、入力$D$が変化しても、出力は変化しません。
・Dラッチ２は入力$q=1$が出力Qに出力され続けています。

　

---

④　③の状態から、クロック（$CLK=⇧$）となった時

CLK=1になるので、
・Dラッチ１は動作中になるため、$D=0$が出力$q$に出力されます。
・Dラッチ２は保持中のため、出力は変化しません。

　

---

⑤　④の状態から、クロック（$CLK=⇩$）となった時

CLKが立下がり、CLK=0になるので、
・Dラッチ１は保持中のため、出力は変化しません。
・Dラッチ２は入力$q=0$が出力Qに出力されます。

　

関連記事（その他）

参考書